雙信號處理器RM9000x2的性能特點及應用
RM9000x2CPU子系統(tǒng)包括2個與E9000MIPS-64（TM）指令集兼容的內(nèi)核，兩者都工作在1GHz。每個內(nèi)核都有一個優(yōu)化的高性能高速緩沖存取器結構L1，存儲數(shù)據(jù)和指令，同256KB的L2高速緩存緊密地連接在一起，使與之相連的L2高速緩存可達512KB。L1高速緩存是在單一CPU周期完成存取，L2高速緩存的存取時間最佳時為5個CPU周期，或1GHz內(nèi)核頻率時為5ns。雙E9000內(nèi)核通過一個復雜的處理器開關互相連結在一起，使CPU間的高速緩沖存儲器中的傳輸運行于內(nèi)核頻率。高性能的結構提供CPU內(nèi)部64Gbit/s的帶寬，從而解決了高速緩存粘連系統(tǒng)的處理器間數(shù)據(jù)傳輸緩慢的多重處理的老問題。
為促進多處理技術性能，器件采用了5態(tài)高速緩存粘連協(xié)議。5態(tài)MOESI協(xié)議擴展了標準MESI協(xié)議的功能，允許一個處理器能從其它處理器的高速緩存中存取修改過的數(shù)據(jù)。完全的硬件I/O一致性由HT（HyperTransport）和SysAD接口支持，使粘連的I/O器件可直接進行內(nèi)存存取，無需軟件干涉。雙CPU內(nèi)核可作為完全高速緩存粘連對稱多處理器（SMP）工作，或使用硬件強迫保護機制以完全獨立。
責任編輯：gt
評論 (0)