Intel公布Intel 4制程的技術細節(jié)，同功耗下比Intel 7性能提升超過20％
(adsbygoogle = window.adsbygoogle || []).push({});
Intel在年度VLSI國際研討會公布Intel 4制程節(jié)點的技術細節(jié)，相比于Intel 7提升高性能元件庫密度則2倍，并帶來20%性能增益。
在美國檀香山舉行的年度VLSI國際研討會（超大型積體電路）上，Intel發(fā)表了Intel 4制程節(jié)點的技術細節(jié)，相比于Intel 7制程節(jié)點的最主要的突破為能在相同功耗提升20％以上的性能，并提升高性能元件庫（Library Cell）的密度達2倍。這項技術預計將應用于Meteor Lake處理器等開發(fā)中產品，并推進先進技術和制程模組。
Intel 4制程節(jié)點最大的特色在于縮短FinFET（鰭式場效應電晶體）之鰭片間距、接點間距以及低層金屬間距等關鍵尺寸（Critical Dimension），并同時導入設計技術都同最佳化，縮小單一元件的尺寸。
另一方面得益于FinFET材料與結構上的改進，單一N型半導體或者P型半導體的鰭片數(shù)量可從4片降低至3片，使得Intel 4制程節(jié)點能夠大幅增加邏輯元件密度，并縮減路徑延遲和降低功耗。
Intel 7制程節(jié)點已導入自對準四重成像技術（Self-Aligned Quad Patterning，SAQP）和主動元件閘極上接點（Contact OverActive Gate，COAG）技術來提升邏輯密度。前者通過1次微影和2次沉積、蝕刻步驟，將晶圓上的微影圖案縮小4倍，且沒有多次微影層疊對準的問題，后者則是將閘極接點直接設在閘極上方，而非傳統(tǒng)設在閘極的一側，進而提升元件密度。
Intel 4制程節(jié)點更進一步加入網格布線方案（Gridded Layout Scheme），簡化并規(guī)律化電路布線，提升性能同時并改善生產良率。
隨著制程微縮，電晶體上方的金屬導線、接點也隨之縮小，會造成導線電阻變大。Intel 4制程節(jié)點通過強化銅（Enhanced Cu）金屬配方作為導線、接點的主體，并于外層使用鈷、鉭包覆，取代之前技術使用的鈷以改善整體導電性，并改善會造成電路失效的電子遷移（Electromigration）現(xiàn)象。
Intel也表示除了延續(xù)現(xiàn)有方案在最關鍵層使用EUV（極紫外光微影制程），Intel 4制程節(jié)點有會在互連層中使用EUV，以大幅度減少光罩數(shù)量和制程步驟，降低制程的繁雜性，更將導入全球第一款量產型高數(shù)值孔徑（High-NA）EUV系統(tǒng)。
Intel 4與未來Intel 3制程節(jié)點都以FinFET為基礎，Intel 2制程節(jié)點則將跳躍為以GAA（Gate-All-Around，閘極全環(huán)電晶體）技術為基礎的RibbonFET。
測試生產的Meteor Lake運算單元小芯片就是采用Intel 4制程節(jié)點。
雖然說Intel靠著“修改”制程節(jié)點的名稱追趕競爭對手，但Intel官方在2020年9月舉行的架構日活動中，就曾詳細解釋命名規(guī)則是以電晶體密度為依據(jù)，因此改名后能讓其制程節(jié)點的技術含量與TSMC（臺積電）、Samsung等晶圓廠的名稱更加接近。
從目前已公開的消息來看，代號為Raptor Lake的第13代Core處理器將繼續(xù)使用Intel 7制程節(jié)點，更新的Intel 4制程節(jié)點最快需要到預計于2023年推出代號為Meteor Lake的第14代Core處理器才能看到。